随着电子技术的迅速发展，高速信号触发源已经广泛应用于通讯、雷达等各种电子系统的测试和精确控制中。这就要求有一个稳定性好、纳秒上升沿、可控的脉冲发生器。但是，国内至今还没有合乎这些要求的商用脉冲发生器。即使在国际上普遍使用的生产的AVI-N型脉冲发生器也存在着幅度小、重复率低、易损坏等缺点。针对此现状，设计一款高速脉冲信号发生器常有意义的。可编程逻辑器件(PLD)经历了PAL，GAL，几个发展阶段，技术日趋成熟。采用VHDL语言对PLD进行编程设计具有更改灵活、调试方便、操作性强、系统可靠性高等众多优点，并有利于硬件设计的，防止他人对电的分析、仿照。因此，利用PLD器件为核心构造高速脉冲信号发生器是一种有效的方法。
设计采用的XILINX公司的复杂可编程逻辑器件(CPLD)几乎可适用于所有的门阵列和各种规模的数字集成电，他以其编程方便、集成度高、速度快、价格低等特点越来越受到设计者的欢迎。选用的CPLD为XILINX公司的XC9572XL，属于XC9500系列，是目前业界速度较快的高集成度可编程逻辑器件。
CPLD开发软件用ISE 6.0+ModelSim 5.7SE，该软件是一个完全集成化、易学易用的可编程逻辑设计，并且广泛支持各种硬件描述语言。他还具有与结构无关性、多平台运行、丰富的设计库和模块化的工具等许多功能特点。
CPLD主程序流程图如图1所示，时针信号是整个程序的关键，通过时钟对各个模块进行精确控制，实现基本功能。时钟信号的精准度决定了输出脉冲信号的精准度。时钟源采用了4脚晶振，可以输出一个稳定的时钟信号。CPLD内部电资源分配如图2所示。
时钟信号和复位信号作为输入信号，控制脉冲信号的输出。系统分4个模块，包括计数器、锁存器、触发器和数据输出模块。时钟信号和复位信号分别加在计数器和触发器上，计数器计数通过锁存，在时钟信号作用下同步触发输出信号。当复位信号到来时，计数器重新清零计数。
当时钟的上升沿到来时对高频时钟进行计数，CPLD内部建立一个5位计数器，计数器满后自动重置为0，输出端把计数器的各位进行输出，计数器满后也输出一个高电平。第一级输出端一共有7个，可以实现对时钟的2，4，8，16，32，64分频以及单脉冲输出。在CPLD内部再建立一个3位计数器，对前级4分频信号再做计数，调节占空比，控制脉冲输出，同时对一级分频信号进行相与输出。设置一个复位端，当高电平时候，对电进行复位，计数器重新开始工作。通过复位端可以很好地控制脉冲输出，并且输出信号脉冲宽度在不同的分频接口可以得到不同的脉冲宽度信号，也可以通过修改程序实现脉冲宽度的改变。CPLD外围硬件电包括了电源、晶振、输出端口、灯，如图3所示。
本设计选用的外部计数时钟频率为100 MHz，因此所产生脉冲的周期最小是10 ns，脉宽调节最小为5 ns，调节步长为5 ns。该脉冲发生器可以实现多输出，脉冲输出共有9，其中1可以实现单脉冲输出，其余8可以输出不同脉宽的纳秒级脉冲。若要提高脉冲发生器的精度，应提高计数时钟的频率。同时选用速度等级更高的PLD。若要增加脉冲周期及脉宽的可调范围，则应选用容量更大的PLD。
仿真是验证设计的一个重要环节，如果仿真没有通过，设计就必须重来，以便硬件调试的胜利通过。在ISE中，建立仿真文件并调用ModelSim 6.0对设计进行行为仿线个脉冲到来时进行计数器置零，开始计数，对每个输出端口的波形都进行仿真测试。从仿真波形中可以预测出，可编程器件成功地对脉冲进行控制，然后分频输出，达到预定的要求。
行为仿真只是对VHDL语言进行逻辑综合后仿真，布局布线后仿真则是在具体器件和硬件资源分配后，利用从布局布线中提取的一些信息，其中包括了目标器件及互连线的时延、电阻、电容等信息，并考虑走线之间的相互影响后产生的仿线是布局布线后仿真图，可以看到在CLR信号有效开始，输出端经过4个周期的延迟后才响应到有效的复位信号，这个说明器件延时加上互连线个周期，但是这并不影响设计输出脉冲的质量，在其他电子设计中却要考虑到这个延迟。
做好电版，调试程序成功后，用型号为TektronixTDS210示波器测出两个端口的输出波形如图5和图6所示。图5中波形幅度为3.98 V，峰峰值为4.98 V，脉冲宽度为37.8 ns，上升沿为16.7 ns；图6波形幅度为1.53 V，峰峰值为2.51 V，脉冲宽度为19.8 ns，上升沿为9.7 ns。在示波器中显示，得到纳秒脉冲信号非常稳定，可以作为一个稳定的纳秒信号源。每个脉冲过后都有一个小的负脉冲，并且上升沿和下降沿并没有像仿真时短，主要原因是：一是仿真在一个相对理想的条件下进行的，对器件资源在电中的实际体积忽略；二是芯片的微加工制造工艺不精确，寄生电容电阻的大小没有精确计算，可以在输出端加电容接地减小过脉冲。
本文利用XILINX公司的复杂可编程逻辑器件，结合VHDL语言，提出了一种可控纳秒级脉冲信号发生器的设计方法，并且通过仿真验证，得到脉冲宽度最小为19.8 ns，上升沿为9.7 ns的脉冲。在千伏高压纳秒脉冲发生系统中，采用MOS管、二极管、脉冲形成线等作为核心器件，该信号源必不可少的要一个触发源。利用可控高速信号发生器作为触发源，可以有效地实现对千伏高压的精确控制。在高速数字系统中，数据在器件间的串行传输速率可以达到几百Mb／s。此时，由于时钟周期非常小(通常只有几纳秒)，为了高速数据的可靠接收，数据与时钟的相对要求非常严格，以避免发生数据的错位或在数据变化边沿对数据采样，亦可采用该多高速信号发生器。简便可靠的纳秒信号发生器在电子系统设计中将越来越具有使用价值。
本文档的主要内容详细介绍的是用VHDL写的十二个经典小程序的资料免费下载主要内容包括了：4x4按键，....
嗨， 当我想模拟我的vhdl代码时，我有此消息。 模拟引擎无法启动：未找到有效的许可证进行模拟。 请运行Vivado License Ma...
作者：杜晓斌 陈兴文 1 前言 现场可编程逻辑器件（FPGA）在高速采集系统中的应用越来越广，由于FPGA对...
12月29日消息，据外媒报道，28日英特尔完成了对可编程逻辑器件厂商Altera的收购，而167亿美....
在现代工业生产的过程中,通常都会需要大量的开关量顺序控制以及大量的离散量的数据采集。这些信号需要按照....
[table] [tr][td] 微机接术是计算机专业的核心课程之一，是学习计算机硬件系统的关键课程。搞好该课程的实验教学，对于加深...
了解如何创建一个异构多核系统，该系统由处理系统上的ARM Cortex A9处理器和使用Vivado....
本文介绍了一种采用单片FPGA芯片进行出租车计费器的设计方法，主要阐述如何使用EDA器件取代传统的电....
了解如何使用SDSoC从C ++源代码创建完整的电气驱动器示例设计*。您的算法改变了吗？此外，视频还....
我安装了ISE 13.1。安装完成后，我无法打开vhdl文件（见截图）。 我安装了ISE 12.4。安装完成后，我无法打开ISE。 相...
大家好， 我正在尝试使用synopsys设计编译器为Spartan 6 FPGA合成我的VHDL设计。 这里文档要求检查XSI安装，我检查...
1、引言 电子产品随着技术的进步，更新换代速度可谓日新月异。EDAI辉lectronicDesignAutomatic)技术的应用很好地...
ADI工程师和各位高手大家好，小弟最近在调试ad2s1210，用CPLD来控制，刚上手，就连励磁频率也没有，开始只配置了个控制寄...
Stackpole Electronics公司新推PCMC系列功率扼流圈器，具有高电流饱和度及工作频率，同时具有低损耗和小尺寸，采用...
广东高云半导体科技股份有限公司于2014年1月成立，公司致力于开发国产FPGA解决方案并推动其产业化....
1.基本仪器清单 60MHz双通道数字示波器 100MHz双通道数字示波器 低频信号发生器（ ....
当然阶段四纯属个人的对未来的推测，但是，近年来，FPGA也高速发展，明显有当年汇编语言开发到C高....
本文档的主要内容详细介绍的是EDA教程之VHDL语法补充说明详细资料说明主要内容是：1、VHDL库 ....
本文档的主要内容详细介绍的是VHDL教程之VHDL语言元素的详细资料概述一内容包括了：1. VHDL....
在数字电子系统领域，存在三种基本的器件类型：存储器、微处理器和逻辑器件。存储器用来存储随机信息，如数....
在实验科学中，新发现的（或重新发现的）合成技术在加速感兴趣的领域中立即提供增强的性能和简单性是一件罕....
本文档的主要内容详细介绍的是VHDL程序的顺序语句如何应用详细实验资料说明。一、 实验目的1. 巩固....
本文档的主要内容详细介绍的是VHDL程序的并行语句如何应用详细实验资料说明。一、 实验目的1. 巩固....
本文档的主要内容详细介绍的是VHDL层次化文件设计的应用实验说明资料概述。一、 实验目的1. 巩固V....
VHDL的数据类型有多种，它们各自为数据对象定义了一组数值的集合，以及针对这些值所允许的操作。VHD....
我们的：现代工程师要从系统层面掌握一个电子产品的构成 - 学习FPGA一定要了解FPGA这个器件....
现场可编程门阵列（ FPGA） 是一种可编程逻辑器件， 它具有丰富的I/O 口及内部资源， 编程和修....
首先应进行系统模块的划分，每一个模块的功能以及各模块之间的接口，最终设计方案分为三大模块：16....
FPGA是现场可编程门阵列的简称, 它既有门阵列器件的高度集成和通用性, 又有可编程逻辑器件用户可编....
给出了CPLD 部分模块的VHDL 语言实现和仿真波形。在矩阵键盘的扫描、编码、输出完全不需CPU ....
同步串行通信在航天工程领域中有着广泛的应用，其中，三线制同步串行通信以其连线少、操作方便、通信速度快....
嵌入式系统在日常生活中的大量使用，人们也对其性能和速度提出了更高的要求。微控制器和可编程逻辑器件的结....
基于EDA 技术及VHDL 硬件描述语言， 提出了一种TDMA 数字频带通信系统， 在一片EPF10....
根据复杂度的相对级别，纷繁复杂的逻辑器件可大致分为三类（表1）。位于表中顶层的是现场可编程器件的霸主....
设计同步有限状态机（FSM）是数字逻辑工程师的共同任务。本文将讨论SimopySesign CPLI....
本文档的主要内容详细介绍的是VHDL教程之使用VHDL进行电子设计所需的所有资料包括了：VHDL设计....
MyHDL项目的目标是赋予Python语言优雅和简单的硬件设计人员。 MyHDL是使用Py....
本设计采用Altera 公司的EP1C6T144C8来控制视频信号采集、存储，并通过奇美公司的LQ0....
在学习一门技术之前我们往往从它的编程语言入手，比如学习单片机时,我们往往从汇编或者C语言入门。
